科目名

集積回路設計

英語科目名

Integrated Circuits Design

開講年度・学期

平成21年度　後期

対象学科・専攻・学年

電気情報工学科５年

授業形態

講義

必修or選択

選択

単位数

２単位

単位種類

学修単位 (15+30) h

担当教員

今成一雄

居室（もしくは所属）

電気・物質棟2階

電話

0285-20-2100（代表）

E-mail

imanari＠小山高専ドメイン

授業の達成目標

　１．Verilog HDL の文法が理解できる。

２．Verilog HDL で記述された回路の動作（記述内容）が理解・説明できる。

　３．Verilog HDL で論理回路を設計できる。

各達成目標に対する達成度の具体的な評価方法

達成目標１～３：中間試験・期末試験において60 % 以上の成績で評価する。

提出物の内容を設定水準で評価する。

評価方法

評価は下記3項目の加重平均によって行う。

１．中間試験                             (35 %)

２．期末試験                             (35 %)

３．演習問題や課題の解答内容             (30 %)

授業内容

授業内容に対する自学自習項目

自学自習時間　

１．ガイダンス
ディジタル回路設計事始め

授業後、今回のレジメ 回路設計事始め を要約して、報告書にまとめて次回授業の開始前までに提出する。

4

２．Verilog-HDL 基本文法１

今回のレジメVerilog-HDL 基本文法１ を予習して授業に臨み、授業後、内容を要約して、報告書にまとめて次回授業の開始前までに提出する。

4

３．Verilog-HDL 基本文法２

　　シミュレータの取扱い

今回のレジメVerilog-HDL 基本文法２ を予習して授業に臨み、授業後、内容を要約して、報告書にまとめて次回授業の開始前までに提出する。

4

４．回路記述　組合せ回路編１

今回のレジメ 回路記述　基礎編１ を予習して授業に臨み、授業後、今回の授業で説明された記述を実習し、その結果を報告書にまとめて次回授業の開始前までに提出する。

4

５．回路記述　組合せ回路編２

今回のレジメ 回路記述　基礎編２ を予習して授業に臨み、授業後、今回の授業で説明された記述を実習し、その結果を報告書にまとめて次回授業の開始前までに提出する。

4

６．回路記述　組合せ回路編３

今回のレジメ 回路記述　組合せ回路編１ を予習して授業に臨み、授業後、今回の授業で説明された記述を実習し、その結果を報告書にまとめて次回授業の開始前までに提出する。

4

７．回路記述　順序回路編１

今回のレジメ 回路記述　組合せ回路編２ を予習して授業に臨み、授業後、今回の授業で説明された記述を実習し、その結果を報告書にまとめて次回授業の開始前までに提出する。

4

８．中間試験

試験勉強

4

９．中間試験解答と解説

回路記述　順序回路編２

今回のレジメ 回路記述　順序回路編１ を予習して授業に臨み、授業後、今回の授業で説明された記述を実習し、その結果を報告書にまとめて次回授業の開始前までに提出する。

4

10．回路記述　順序回路編３

今回のレジメ 回路記述　順序回路編２ を予習して授業に臨み、授業後、今回の授業で説明された記述を実習し、その結果を報告書にまとめて次回授業の開始前までに提出する。

4

11．回路記述　応用・実用編１

今回のレジメ 回路記述　応用編１ を予習して授業に臨み、授業後、今回の授業で説明された記述を実習し、その結果を報告書にまとめて次回授業の開始前までに提出する。

4

12．回路記述　応用・実用編２

今回のレジメ 回路記述　応用編２ を予習して授業に臨み、授業後、今回の授業で説明された記述を実習し、その結果を報告書にまとめて次回授業の開始前までに提出する。

4

13．回路記述　CPU１

今回のレジメ 回路記述　CPU１ を予習して授業に臨み、授業後、今回の授業で説明された記述を実習し、その結果を報告書にまとめて次回授業の開始前までに提出する。

4

14．回路記述　CPU２

今回のレジメ 回路記述　CPU２ を予習して授業に臨み、授業後、今回の授業で説明された記述を実習し、その結果を報告書にまとめて次回授業の開始前までに提出する。

4

（期末試験）

 

 

15．期末試験解答と解説

回路記述　CPU３

今回のレジメ 回路記述　CPU３ を予習して授業に臨み、授業後、今回の授業で説明された記述を実習し、その結果を報告書にまとめて１週間以内に提出する。

4

 

自学自習時間合計

60

キーワード

HDL、VHDL、Verilog-HDL、論理合成

教科書

小林　優「Design Wave Basic 改訂 入門Verilog HDL記述」CQ出版(2004)．

参考書

森岡澄夫「Design Wave Book HDLによる高性能ディジタル回路設計」CQ出版(2004)．

小山高専の教育方針①～⑥との対応

④

技術者教育プログラムの学習・教育目標

（A-2）基礎知識を専門工学分野の問題に応用して解くことができること。

（B-3）技術的課題に広く関心をもち、課題や問題を解決するための全体のプロセスを考察して具現化（デザイン）することができること。

JABEE基準１の（１）との関係

(d(2-a)), (d(2-d))

カリキュラム中の位置づけ

前年度までの関連科目

コンピュータ工学

現学年の関連科目

信号処理、ディジタル回路、情報工学実験、卒業研究

次年度以降の関連科目

なし

連絡事項

　１．授業内容は、前期開講の ディジタル回路 を履修・修得している前提で構成されている。

　２． C言語の基本的な知識とプログラミング能力を有していることが求められる。

３．講義を中心として、適宜課題を与える。

　４．理解困難な点は随時学習相談に応じる。電子メールでも受け付ける。

シラバス作成年月日

平成21年1月20日（平成21年8月21日　訂正）