

学修単位様式

科目名	デジタル工学	英語科目名	Digital technology	
開講年度・学期	平成27年度・後期	対象学科・専攻・学年	電子制御工学科5年	
授業形態	講義	必修 or 選択	選択	
単位数	2単位	単位種類	学修単位(15+30h)	
担当教員	大島 心平	居室(もしくは所属)	電気電子創造工学科棟3階	
電話	0285-20-2259	E-mail	s-oshiba@小山高専のドメイン名	
授業の到達目標	授業到達目標との対応			
	小山高専の教育方針	学習・教育目標(JABEE)	JABEE 基準要件	
Verilog-HDL の基本文を理解でき、基本的な回路を記述及びシミュレーションできること。		④	A	d-1, g
各到達目標に対する達成度の具体的な評価方法				
期末試験及びレポート等での評点(下記1,2の割合)が60%以上で達成とする。				
評価方法				
1. 期末試験(60%)				
2. レポート、実習の達成度、調査発表等(40%)				
授業内容	授業内容に対する自学自習項目		自学自習時間	
第1週 ガイダンス、HDLについて	LSI 設計と HDL について調査すること。		4	
第2週 Verilog-HDL の文法の調査、発表	Verilog-HDL の概要について調査すること。		4	
第3週 Verilog-HDL の文法の調査、発表	各宣言について調査すること。		4	
第4週 Verilog-HDL の文法の調査、発表	モジュール記述と構造について調査すること。		4	
第5週 Verilog-HDL の文法の調査、発表	assign 文、function 文の使用法について調査すること。		4	
第6週 Verilog-HDL の文法の調査、発表	if 文の使用法、case 文の使用法について調査すること。		4	
第7週 Verilog-HDL の文法の調査、発表	always 文の使用法について調査すること。		4	
第8週 Verilog-HDL の文法の調査、発表	テストベンチについてについて調査すること。		4	
第9週 Verilog-HDL の実習及び Simulation	ゲート回路の記述方法について調査すること。		4	
第10週 Verilog-HDL の実習及び Simulation	フリップフロップ回路の記述方法について調査すること。		4	
第11週 Verilog-HDL の実習及び Simulation	加算器の記述方法について調査すること。		4	
第12週 Verilog-HDL の実習及び Simulation	減算器、乗算器等の記述方法について調査すること。		4	
第13週 Verilog-HDL の実習及び Simulation	同期式カウンタの記述方法について調査すること。		4	
第14週 Verilog-HDL の実習及び Simulation	エンコーダ、デコーダの記述方法について調査すること。		4	
第15週 Verilog-HDL の実習及び Simulation	マルチプレクサの記述方法について調査すること。		4	
			自学自習時間合計	
			60	
キーワード	Verilog-HDL、回路記述、LSI、論理回路設計			
教科書	教科書：使用しない。適時プリントを配布。			
参考書	1. 小林、「入門Verilog HDL記述」CQ出版(2009) 2. 深山、北川、鈴木「HDL によるVLSI 設計・第2版」共立出版(2002) 3. 並木、前田、宮尾「実用入門・ディジタル回路と Verilog-HDL」技術評論社(2000)			
カリキュラム中の位置づけ				
前年度までの関連科目	論理回路 I、II			
現学年の関連科目	なし			
次年度以降の関連科目	なし			
連絡事項				
1. 授業は説明、調査発表、実習で行う。 2. 授業の前に予備調査が必ず必要です。				
シラバス作成年月日	平成27年2月27日			

